项目编号: <u>S210ITP5003</u>





包络跟随技术在射频功率放大器中的应用

项目参与学生所在学院:微电子学院 参与学生姓名:朱晶阳、应碧丞、胡翰彬 指导教师所在学院:微电子学院

指导教师姓名: 莫亭亭

摘要

随着移动终端无线通讯领域的技术发展,如何设计高性能的功率放大器(PA)已成为越来越多 人关注的焦点。许多线性放大器采用为甲类或者是乙类功率放大器的结构,尽管可以提升放大信号 的线性度,但是对于一些高峰均比的输入信号,如 OFDM 信号而言,功放工作的平均效率将会比峰 值效率低的很多。本论文主要针对 OFDM 802.11 输入信号下的甲乙类功放,采用包络跟随的技术仿 真以提升功放在平均情况下的工作效率。在论文中主要针对的是高效率(60%)的包络放大器的设 计结构,这也是包络更随技术中的一个难点。

在论文最后一个整体的 PA 效率在输入功率为-15 dBm 时,效率将会提升到原来没有采用包络跟随的 50%左右。

关键字:包络跟随(ET),甲乙类功放,正交频分复用技术(OFDM),无线局域网(WLAN)

ABSTRACT

With the development of wireless communication, high efficiency power amplifiers (PAs) have become more and more important in the portable electronic instrument. Conventionally, many high linear power amplifiers were implemented in the "Class A" or "Class AB" structure. Although they can improve the linearity of power amplifiers, it will also decrease the average efficiency compared to its peak performance. The dissertation focuses on the envelope tracking technique implemented on a "Class AB" PA with the OFDM 802.11 input to improve its average efficiency. There exist several challenges in the design of envelope tracking technique, and hence we concentrate on solving one of the problems, the implementation of high efficiency, approximately 60%, of the envelope amplifier.

It will be shown at the end of dissertation that the efficiency of PA will improved about 50% at the input power of -15 dBm.

KEY WORDS: Envelope Tracking (ET), Class AB Power Amplifier (PA), Orthogonal Frequency Division Multiplexing (OFDM), Wireless Local Area Network (WLAN)



目录

1	绪论	6
2	包络跟随技术(ET)与 PA 效率	8
	2.1 线性 PA 的工作状态 [1]	8
	2.2 线性功放的效率增强	9
	2.3 包络跟随技术(ET)	.10
3	高效率的包络放大器(Envelope Amplifier)使用 simul	ink
设计		.11
	3.1 包络跟随 Simulink 行为级仿真	.11
	3.2 Simulink 模型搭建	.11
	3.3 Simulink 仿真结果分析:	.12
4	包络跟随技术电路测试仿真	.15
	4.1 包络跟随技术电路级仿真:实际器件+等效电阻测试.	.15
	4.1.1 运算放大器:	.16
	4.1.2 滞回比较器	.18
	4.1.3 Rsense, Pmos, 和 L	.21
	4.1.4 整体结构测试	.22
	4.2 包络跟随技术电路级仿真:使用理想源+联合 PA	.25
	4.3 包络跟随技术电路级仿真:实际器件+联合测试	.28
5	结论	.31
6	参考文献	.32
7	谢词	.32



Figure Index

Figure 1 功率放大器在发射端中的位置	6
Figure 2 典型的功率放大器 (PA) 结构	6
Figure 3 包络跟随的基本原理	7
Figure 4 导通角对应的输入电压和输出电流波形变化	8
Figure 5 Class B 的偏置电压和输出波形	9
Figure 6 典型的包络跟随电路模块图	.10
Figure 7 数学仿真建模	.11
Figure 8 simulink 仿真结构	.12
Figure 9 部分元件仿真模型 (a)滞回比较器 (b)Rsense	(C)
Rload	.12
Figure 10 电感模块模拟	.12
Figure 12 情况一中输出电压和开关波形	.13
Figure 13 情况一中输出电压波形失真情况	.13
Figure 14 情况二中输出电压和开关波形	.14
Figure 15 情况二输出电压波形失真情况	.14
Figure 16 包络跟随电路结构示意图	.15
Figure 17 OTA 结构示意图	.16
Figure 18 OPAMP Schematic	.17
Figure 19 OPAMP 测试电路	.17
Figure 20 OPAMP AC 响应曲线	.18
Figure 21 滞回比较器结构示意图	.18
Figure 22 滞回比较器 Schematic	.19
Figure 23 滞回比较器测试电路	20
Figure 24 滞回比较器 DC 相应曲线	20
Figure 25 跟随信亏翻转特性	21
Figure 26 PMOS 开和关的等效图	21
Figure 27 电流分布等效模型	21
Figure 28 PA VDD 端口处阻抗大小	.22
FIGURE 29 尤 PA 情况下电路尽体仿具图	23
FIGURE 30 输入 10IVIHZ 卜输出电压和滞回比较器输出电压	土波
卅3	.23



Figure 31 输入 10MHz 下输出电压失真波形	24
Figure 32 输入 500kHz 下输出电压和滞回比较器输出。	电压波
形	24
Figure 33 包络跟随原理示意图	25
Figure 34 OFDM 信号生成器	26
Figure 35 OFDM 包络生成器	27
Figure 36 OFDM 包络时域和频域图	27
Figure 37 理想包络源与 PA 联合仿真总体测试电路	28
Figure 38 包络乘 10 加 1V 偏置输出波形	28
Figure 39 整体测试电路	29
Figure 40 包络乘 10 加 1V 偏置下输出波形与原输出》	皮形比
较	30
Figure 41 包络乘 8 加 1.2V 偏置下输出波形	30

Table Index

Table 1 PA 分类和导通角关系	8
Table 2 工作状态和效率关系表	9
Table 3 OPAMP 部分晶体管尺寸	16
Table 4 DC 仿真参数	18
Table 5 滞回比较器部分晶体管尺寸	19
Table 6 无 PA 情况下 ET 单元效率结果	25
Table 7 不同输入包络下的效率比较	31



1 绪论

高效率的功率放大器在当今无线通讯领域中是一个热点研究领域,随着手持移动设备的普及, 越来越多的电子设备要求的不仅仅是速度,面积,功耗的因素也愈来愈变得重要。功率放大器(PA) 是这个通讯系统发射端的最后一级(图1),作用往往是提供足够的功率给天线。



Figure 1 功率放大器在发射端中的位置

在设计 PA 的过程中往往存在两个折中的问题,分别是线性度和效率。比如不同的工作状态下, 甲乙类 (Class AB) 的功放往往好于丁类 (Class D) 功放的线性度,但是后者的效率往往比较高,理 想情况下后者效率可以达到 100%。一个比较典型的 PA 结构是图 2 所示。



Figure 2 典型的功率放大器(PA)结构

其中的偏置电压往往决定了 PA 工作的状态,即甲类,乙类等。输入输出匹配网络一般与导线的特征阻抗 50 Ω 进行匹配,达到最大的功率传输目的。

正是基于这样一个折中的思想的存在,所以设计一个如何既能够保证高线性度(也就是低失真度),又能够保证高效率(也就是低功耗)的功率放大器成为当今射频集成电路(RFIC)的一大挑战。

正是基于这样的一个现实背景,许多效率增加的技术(efficiency enhancement technique)孕育而 生。有诸如一下几种主流技术:

1) Doherty Amplifier

2) Envelope Elimination and Restoration (EER)

3) Envelope Tracking (ET)

本文主要讨论的是包络跟随(ET)技术在功放下的应用。ET 的应用背景主要是运用在线性运放,也就是甲类,乙类功放下,通过提供一个能够跟随输入信号包络的电源电压,而不是传统的恒定电源电压,达到减小在热量上的损耗(图3),从而提升整体的效率。



Figure 3 包络跟随的基本原理

包络跟随技术在现在越来越受到重视,尽管这是在十多年前提出的一个理论并且有许多相关的 文献研究,但是在许多应用中却伴随着许多不可预见的实际问题,比如高效率的包络放大器,时间 的不匹配等。虽然通过前置的一些数字电路可以缓解其中一些情况,但是仍然会导致造价,复杂度 的问题,所以商业上基本没有这样一类产品。在这篇论文里我们尝试使用一些结构,通过 cadence 软件仿真,期望能够得出自己关于包络跟随的可实现性的研究。



2 包络跟随技术(ET)与 PA 效率

2.1 线性 PA 的工作状态 [1]

PA 的工作状态在图二中由偏置电压来决定,通过理论上的概念(导通角, Conduction Angle) 来描述线性 PA 工作的状态。图 4 描述了导通角 α 和工作状态的直观联系。



Figure 4 导通角对应的输入电压和输出电流波形变化 传统线性 PA 的分类由和导通角 *Q* 相关的类型如下:

	Table 1 PA 分类和导通角关系	
工作状态	归一化偏置电压(Vq)	导通角
Class A	0.5	360°
Class AB	0 ~ 0.5	180 ~ 360°
Class B	0	180°
Class C	< 0	$0 \sim 180^{\circ}$

根据相关的傅里叶变化,我们可以得到关于不同状态下的效率,关于效率的定义有两种:

$$\eta = \frac{P_1}{P_{dc}} \tag{1}$$

$$PAE = \frac{P_1 - P_{in}}{P_{dc}} \tag{2}$$

在我们论文之后的测试的过程中一般是采用1式表示的输出效率的定义。根据小信号模型我们可以得到输出电流 id 为:

$$id = \{ \begin{cases} g_m(V_q + V_s \cos\theta), (V_q + V_s \cos\theta) > 0\\ 0, (V_q + V_s \cos\theta) < 0 \end{cases}$$
(3)

根据傅里叶变换,以及公式1给出效率定义,我们可以得到不同工作状态下的效率分别为:

工作状态	效率(公式1)
Class A	50%
Class AB	$50\% \sim \pi / 4 \cdot 100 \%$
Class B	π / 4 \cdot 100 %
Class C	π / 4 · 100 % ~ 100%

Table 2 工作状态和效率关系表

2.2 线性功放的效率增强

考虑如下的乙类功放(Class B),电路静态偏置点在 MOS 管的阈值电压 Vt 处,导通角为 180 °,输入电压的摆幅要足够大,正好使得输出电流达到最大的线性摆幅 Imax:



Figure 5 Class B 的偏置电压和输出波形

输出电阻的大小正好使得输出电流 Id 转换成最大的输出电压的大小,即摆幅到 0。那么负载电阻的理论值是:

$$R_{opt} = \frac{V_1}{I_1} = \frac{V_{dc}}{I_{\text{max}}/2} = 2\frac{V_{dc}}{I_{\text{max}}}$$
(4)

考虑电阻不可变的情况下,输入的 gate 电压降低了 p 倍,所以由式 3 显示 id 同样降低 p 倍,所 以基频分量降低为:

$$I_1 = \frac{I_{\text{max}}}{2} / p \tag{5}$$

所以基频电压为:

$$V_1 = I_1 R_{opt} = \frac{V_{dc}}{p} \tag{6}$$

根据公式1可得最后效率为:

$$\eta = \frac{\pi}{4} / p \tag{7}$$

可见在输出的负载电阻不变化的情况下,效率是随着输入波形的摆幅成线性下降的,这也是在 OFDM 这样高峰均比经常出现的情况,所以整体的效率相比于峰值的效率而言十分底下。所以产生 了许多不同的效率增强的方法,如 Doherty Amplifier,他是基于能够动态提供输出负载电阻的原理制 作的,还有一种就是我们需要探讨的提供动态电源电压的包络跟随的办法。当输入信号不是那么大 的全摆幅时,我们可以降低一定的电源供应,使得电源提供的功率也同样减小,达到效率的不变。

2.3 包络跟随技术(ET)

在 2.2 中推导的效率随输入波形的变化中,我们如果在负载电阻保持不变的情况下,电源电压 与输入电压成正比例变化,这样就可以保持效率在输入电压变化的情况下始终处于峰值。包络跟随 的一大优点是不需要电源电压和输入信号的包络有很好的精准匹配,对于时间不匹配来说影响比 EER 小很多。一个包络跟随技术的电路基本模块如图 6 所示。







3 高效率的包络放大器(Envelope Amplifier)使用 simulink 设计

3.1 包络跟随 Simulink 行为级仿真

由于在实际设计电路之前,需要确保电路在理想情况下工作正常,故需要进行行为级仿真以保 包络跟随技术电路证功能性。本项目采用 Simulink 进行相关仿真。

Simulink 是 The MathWorks 公司开发的用于动态系统和嵌入式系统的多领域仿真和基于模型的 设计工具,常集成于 MathWorks 公司的另一产品 MATLAB 中与之配合使用。Simulink 提供了一个交 互式的图形化环境及可定制模块库(Library),可对各种时变系统,例如通讯、控制、信号处理、 视频处理和图像处理系统等进行设计、仿真、执行和测试。

3.2 Simulink 模型搭建

根据 Figure 7 中的电路,参考文献[4],可建立如 Figure 7 所示的数学仿真模型:



Figure 7 数学仿真建模

从上述可以明确看出电路总体工作模式,输入包络基本为输出在负载上的电压,比较负载电流 与开关电流的大小差距,并通过 Rsense 转化为电压信号,输入滞回比较器中,当超过阈值后,意味 着开关电流不足以驱动负载,故闭合开关,使得电感充电存储能量,并维持电流恒定,为负载供电。 当差距重新变小,开关电流足够为负载供电时,打开开关,停止供电。根据上图搭建 Simulink 整体 仿真模型,如 Figure 8 所示,其中省略观察时域输出的 Scope 模块和观察频谱输出的 Power Spectral Density 模块:





Figure 8 simulink 仿真结构

其中 R_Load、R_sense、Hy_comp 和 Inductor 为子系统实现, 配置输入 Sine Wave, 设置其 dc 分量为 1.94V、振幅为 1.2V、输入频率为 500kHz。R_Load 和 R_sense 模块使用简单的除法模块和 Gain 模块实现, 如 Figure 9 (a)(b)所示, 设置 R_Load 为 47Ω、R_sense 为 1Ω。Hy_comp 模块使用 Simulink 中的 Relay 模块实现, 如图 Figure 9(c)所示, 配置其打开阈值电压为 7mV, 打开输出电压为 5.5V, 关闭阈值电压为-7mV, 关闭输出电压为 0V。



Figure 9 部分元件仿真模型 (a)滞回比较器 (b)Rsense (c) Rload

电感(Inductor)模块首先使用 s 域积分器对输入电压进行积分,再除以电感值已得到开关电流, 设置电感值为 12uH, 如图 Figure 10 所示。



Figure 10 电感模块模拟

3.3 Simulink 仿真结果分析:

在对行为级模型进行仿真后得到两种不同工作状态下的电路工作结果,下面将对两种不同的仿 真结果进行分别阐述。

3.3.1 情况一: 小信号包络的线性工作状态

下图 Figure 11 为输入工作频率为 500kHz 时的输出和滞回比较器开关波形。其中实线是开关波



形,而虚线为输出电压波形。从图中可以看出,此时开关频率远远高于信号频率,并且呈现明显的 疏密性,当电压上升时,需要更多的开关来保证电流的供应,当电压下降后,电流足以为负载提供 能量,故开关频率降低。由于采用滞回比较器和电感存储能量,故亦可从图 Figure 11 中看到,当电 压下降延迟一定时间后,开关频率开始下降。



Figure 11 情况一中输出电压和开关波形

Figure 12:为输出电压与输入电压的差值。可以看到输出摆幅限制在滞回比较器的阈值区间 之内,说明输出电压与输入电压差距不大,有较好的线性度,但仍然不可避免地引入了一定的各个 频率分量上的开关噪声和谐波噪声等。





3.3.2 情况二: 当信号压摆率超过开关压摆率时的非线性工作状态

Figure 13:为输入信号工作频率为 5MHz 的情况下的输出和滞回比较器开关波形。其中实线 是开关波形,而虚线为输出电压波形。在这种情况下,信号压摆率超过开关压摆率,故开关频率与 信号频率相一致。图中可以看到,开关频率与输出信号频率基本一致。当电压较高情况下,开关打 开,提供电流,电压低时,闭合开关以节省能量。





Figure 13 情况二中输出电压和开关波形

Figure 14:为输出电压与输入电压的差值。可以看到输出摆幅虽然摆幅仍然很小,但是已经 超出了滞回比较器的阈值区间,说明输出信号线性度在一定情况下有一定下降,但由于开关频率与 信号频率相一致,故开关电流的频率与线性区输出电流相一致,故不会引入额外的电流噪声,噪声 性能远好于第一种情况。





4 包络跟随技术电路测试仿真

4.1 包络跟随技术电路级仿真:实际器件+等效电阻测试

从数学级建模到实际电路仿真,我们所需要做的第一步便是使用实际器件采用一定的电路结构 来搭出符合所需要数学模型的电路。而电路各种性能和参数的修正则是根据我们包络跟随器的要求。 参考文献[2]提供的结构,我们采用如下图所示的结构:



Figure 15 包络跟随电路结构示意图

其中最左端的运算放大器跟随包络信号并且为后一级提供初始能量。中间的滞回比较器作为信号敏感检测器,来提供给最后的一个 Pmos 开关信息。而 Rsense 则作为滞回比较器提供把前面运算放大器的电流信息转化为电压信息。最后的 Pmos 作为最终给 PA (Power Amplifier) 提供能量。

电路明显分为两级分别为前半部分的线性电路,后半部分的非线性电路。这样的设计的理由为, 线性电路效率较低,但能提供较好的跟随线性度。而非线性电路效率较高,但无法很好的跟随。这 样通过一个 Rsense 电阻来结合这两部分,便能够同时利用到这两部分的优点,来满足我们包络跟随 电路所需要的两个最重要的性能: 1、高效率,2,好的线性度。



4.1.1运算放大器:

具体结构如下



Figure 16 OTA 结构示意图

我们采用的是比较常见的两级 OTA 结构。其中第一级为电压差分输入转单路电流输出的 OTA 结构,作用为转化电压信号为电流信号并且提高增益。第二级为 Class AB 的输出,又细分为偏执电路和输出管两部分,作用为第一级传过来的信号提供足够电流输出。

为了第一级能够提供足够的增益,所以我们采用的了共源共栅结构来增大输出电阻。并且考虑 到共模输入电压的范围,所以不采用 telescope 结构而是采用 fold-input 结构。这样的话通过信号的转 折导致最后能有较大的沉余空间给包络输入信号。而具体管子参数调节主要注意的便是保证两路的 对称平衡,并且 PMOS 和 NMOS 能够对称。

可以放个参数表格神马的

而第二级先是偏置结构的调整,由于 PMOS 和 NMOS 不是完全对称的电特性,所以偏置电路 提供给最后的输出管的电压需要根据实际情况来微调。而最后的 2 个 MOS 管作为输出管所以需要较 大的宽长比才能提供足够的电流。而上下管子的宽长比以及偏置电压的进过不断修正保证在无负载 时候,应该输出电压保持在 1.5V 左右而且上下电流一致。最后由于最后一级电流远大于前一级和偏 置电路,所以也不能设置电流过大,不然会导致效率低下。最终设置参数如下:

晶体管	大小(W/L)
M1	100u/280n
M2	50u/280n
M15	1u/280n
M16/M17	500n/280n

Table 3 OPAMP 部分晶(本管尺寸
--------------------	------



实际运放搭建结构图如下:



Figure 17 OPAMP Schematic



Figure 18 OPAMP 测试电路





最后我们为了单运放做了个简单的参数测试,得到结果如下:

Figure 19 OPAMP AC 响应曲线

Table 4 D0	C仿真参数
DC current	10.48mA
DC output voltage	1.498V
AC Voltage Gain	17.95dB
AC Phase Margin	58.56°

4.1.2 滞回比较器



Figure 20 滞回比较器结构示意图



我们采用的是(写不来)结构,主要利用的是 M5, M6 组成的交叉结构产生的跳变效应来完成 我们的输出有阶跃的效果,而 M2 和 M4 以及和 M3 和 M7 组成的两对源级放大器配合 M5 和 M6 就 形成了滞回效果。最外面的 M8 到 M11 号管子用来吧差分信号转化为单端输出信号,最后 M12 和 M13 组成反向放大器,用来提供驱动力。

具体参数设计如下:

(写不来)

然后

Table 5 滞回比较器部分晶体管尺寸 晶体管 大小(W/L) M2/M3 400n/300n M5/M6 630n/300n M4/M7 500n/300n



Figure 21 滞回比较器 Schematic





Figure 22 滞回比较器测试电路

最后我们也为了单滞回比较器做了个简单的参数测试,得到结果如下:



Figure 23 滞回比较器 DC 相应曲线



4.1.3 Rsense, Pmos, 和L

最后为3个分离器件的设置。

Rsense 作为电压转化为电流的信号的作用,他的大小直接影响到整个电路的敏感度。而L作为电流变化趋势的阻碍元,他将影响非详细部分的翻转速度,也即最后的效率。R 和L 以及滞回比较器的滞回区间 h 三者个参数决定了最终电路的翻转和跟随情况。原理大致如下:



Figure 24 跟随信号翻转特性

变化范围为h所设定,而电路变化范围受到h和R的同时控制。而三角波的斜率受到L的设定。 PMOS在这可以简单的分为开和关两个状态。开时候电流通过PMOS和VDD提供,关闭时候, 右边的二极管打开为了保证L端口看到的电流不发生跳变。等效原理图如下:



Figure 25 PMOS 开和关的等效图

而 PMOS 的大小决定着最终提供给 PA 的电流大小。此外为了保证电路工作正常必须满足如下 的等式:



Figure 26 电流分布等效模型



 $I_{lin} = I_{load} - I_{sw}$ 和 $I_{lin} = \frac{V_s}{R_{load}}$ 可以得出: 当 $I_{lin} \rightarrow 0$ 的时候,有 $I_{sw} = \frac{V_s}{R_{load}}$

而^Isw 的最大值由顶端 PMOS 所决定,所以为了能使得^Iim 足够的小必须增大 PMOS 的宽长比以 达到足够的供电电流。

4.1.4 整体结构测试

当完成以上各种参数的设定后,我们将所有零散部件整合成一个完整的电路进行测试,我们的 采用 Rload 的电阻大小为 3 欧姆,原因是后面我们的 PA 从 VDD 端口看下去的阻抗 Z 大约为这样的 大小。(通过 SP 仿真)



Figure 27 PA VDD 端口处阻抗大小











Figure 31 输入 500kHz 下输出电压和滞回比较器输出电压波形



工作频率	10MHz	500kHz
500ns 中输出能量(J)	3.748u	3.639u
500ns 中输入能量(J)	6.266u	5.549u
效率	59.81%	65.58%

Table 6 无 PA 情况下 ET 单元效率结果

在等效电阻仿真上的成功后,标志着我们电路可以进一步使用到和 PA 联合仿真的下一阶段。

4.2 包络跟随技术电路级仿真:使用理想源+联合 PA

由于 PA (Power Amplifier)不同于单电阻的输入阻抗和复杂的工作状态,所以为了在实际电路 器件设计能够调试成功,我们决定采用控制变量的方法即先采用理想器件(或者数学模型)来仿真 电路。具体思路为:先搭出由理想器件组成的电路进行仿真,然后不断调试 PA 参数对单正弦波和 包络跟随方式的数据,最后记录下那个最优点数据作为对比数据提供给最后的实际器件仿真。

大部分文献给出的是如下的等效原理示意图:



Figure 32 包络跟随原理示意图

似乎不同于单电阻测试的只是电阻替换成了 PA,但我们遇到实际情况原比我们自己最初的认为要负责的多,主要的问题有:

a) 包络的变化幅度不同于 PA 输出端的幅度:

原因很简单,输入信号进入 PA 后是被放大后再输出的,即如果 0.1V 为幅度的 sin 的输入信号 出来后可能就是 1V 为幅度的 sin 信号了。而我们从前端提取出的包络信号却还是只有 0.1V 的幅度, 这样的话包络信号和最终输出电压信号不想匹配,轻则影响的是最终的提升效率,重则可能导致最 终波形的完全失真。

b) PA 所需要的电压不等于输出电压:

一点是:这是由于我们使用的 PA 是差分输出并且 PA 本身自己有巨大的电感作为电压提升用处。第二点是,由于是 class AB 结构的 PA 所以为了保证管子处在正确的偏置位置,所以需要的一定的最小电压。这样的话比如输出可能只要 0.1V 但我们的提供的包络信号不能只提供 0.1V 的信号,不然会导致绝大的失真。

c) PA的供电电压发生变化则电流也同时发生变化:

为了保证我能给 PA 提高的效率更大,我们需要做的事情为供电电压足够的小而电流尽量保持不变。前面的但电阻测试的时候由于电压小必然导致电流更加小,所以可以达到很高的效率。但 PA 不同。我们这个 PA 受到电压压缩的时候可能导致电流的上升,这样两者相消最终提升效果不明显。



我们实际解决的办法为如下:

我们的采用 PA 是分 3 级,其中前两级负责提供电压增益而最后以及提供功率增益,这样为了 使得输出电压波形和我们接受到输入信号而提取出来的包络信息能够变得一样或者相似的幅度范围 的时候,我们直接在得到包络信号乘以 PA 前两级提供的增益大小。但实际最终我们只乘上了 5 左 右比增益小的原因是应对前面 2)的时候的问题做的改动。

进过测试我们的 PA 所需要的最小供电电压来不产生非线性失真的大小约为 1.2V 左右。而情况 2) 会碰到情况为,如果输入电压为 0.1V 即使前面乘以一定的倍数变成 0.5V 还是远远不够所需要的 1.2V 的电压,这时候 PA 输出管处于线性区,导致输出波形严重失真。所以我们再输入信号乘以一 定的倍数后加了一部分共模电压即 1.2V。这样便能解释了由于我们最高只有 3.3V 的电压,所以不能 以完整的倍数乘上信号,只能采用较小的倍数。这样做法是为了保证线性度好和失真度小而牺牲了 一定的效率。

最后一个问题由于是 PA 方面的问题,我们联合仿真的时候并没有其他的 PA 可以用来替换, 所以这个问题暂时还无法解决。

测试图如下:



Figure 33 OFDM 信号生成器





Figure 34 OFDM 包络生成器



Figure 35 OFDM 包络时域和频域图



•										•	•	•		·	÷	•													
•																													
											En	v÷ĉ	jen		Ėľ].										
	·																												
																							-14	ŀØ					
	L																												
	I^{V6}			.S	iigr	hal	_G	eņ		al					-			PA_	am	iple		put	\vdash		- 				
	±)*4	0-0																											
	Ī																										5		
•	· ·																										\geq		
																											4		
•																										^_`	Ý		
•																											-		
•																													
•																													
•	• ·																										T,		
																											Ŷ,		
	\checkmark .																												

Figure 36 理想包络源与 PA 联合仿真总体测试电路



Figure 37 包络乘 10 加 1V 偏置输出波形

4.3 包络跟随技术电路级仿真:实际器件+联合测试

最后我们换去理想元器件而改为用前面所示的电路图结构。不同于理想器件,实际器件受到电 压范围的限制,并且电气性质不能完全等同于理想器件,所以上一步的数据只能作为参考,我们还 需要继续手动修正。

具体过程不再赘述,基本同上,得到的整体测试图如下:



Figure 38 整体测试电路

我们采用的包络跟随使用了2种方案,其中第一种为在原有的包络提取出来后乘以10的倍数并且加上1V的偏置电压,第二种为在原有的包络提取出来后乘以8的倍数并且加上1.2V的偏置电压.通过下面两幅图的给出的结果可以看到,前者的线性度比较差,在输入电压较低的时候,发生了较大的失真。而后者给出的线性度比较好,但是进过计算后发现效率并没有第一种的好。具体情况如下:





Figure 40 包络乘 8 加 1.2V 偏置下输出波形 经过各种 tran, ac, pss 等仿真我们得到如下的表格,并计算出在两种不同的包络跟随情况下的 PA 效率和整体效率,最终得到结果见如下表格:



测试电路(包络*10+1V)	PA with constant VDD	PA with ideal ET	PA with ET
500ns 内输出能量(J)	298p	249.8p	273.6р
500ns 内提供能量(J)	141.2n	85.42n	124.8n(86.02n PA_vdd)
PA 效率	0.211%*	0.292%	0.318%
总体效率	0.211%		0.219%
测试电路(包络*8+1.2V)	PA with constant VDD	PA with ideal ET	PA with ET()
500ns 内输出能量(J)	298p	250.6p	250.6p
500ns 内提供能量(I)	141.2n	85.27n	120.2n(85.23n PA vdd)
PA 效率	0.211%	0.294%	0.294%

Table 7 不同输入包络下的效率比较

注:* 总体效率较低的主要原因是 PA 的输入信号功率较低和 PA 类型所决定。

5 结论

对于当今 OFDM 通讯协议下,高效率的并且高线性度功放是十分重要的。在这次项目研究中 我们参考了相关文献,在第二章中论述了包络跟随在理论上可以提升线性功放平均效率的可能性。

这篇论文主要论述了在包络跟随(ET)的硬件实现条件下,针对 Class AB 高线性度 PA 提升效率的可能性,并且在实际的 OFDM (20MHz 带宽)条件下得出关于效率提升的数据。本文后半部分主要集中在如何设计高效率的包络放大器设计上,实际使用 Cadence 测得的效率大约在 60%左右。整个 PA 的效率在加了包络跟随技术后效率提升有 50%。

下一步存在的研究方向主要是如何产生较好的包络信号可以使得 PA 效率更大地提升,并且对现有的包络放大器结构改进,使得总体的效率进一步提升。



6 参考文献

[1] Steve C. Cripps, RF Power Amplifiers for Wireless Communications (Second Edition), pp 39, ARTECH HOUSE, INC, 2006.

[2] Wang, Feipeng. "High efficiency linear envelope tracking and envelope elimination and restoration power amplifier for WLAN OFDM applications." (2006).

[3] Kaneta, Masato, et al. "Architecture of Wideband High-Efficiency Envelope Tracking Power Amplifier for Base Station." 電子情報通信学会技術研究報告. EE, 電子通信エネルギー技術 108.430 (2009): 31-36.

[4] Wang, Feipeng, et al. "An improved power-added efficiency 19-dBm hybrid envelope elimination and restoration power amplifier for 802.11 g WLAN applications." Microwave Theory and Techniques, IEEE Transactions on 54.12 (2006): 4086-4099.

[5] Wang, Feipeng, et al. "A monolithic high-efficiency 2.4-GHz 20-dBm SiGe BiCMOS envelope-tracking OFDM power amplifier." *Solid-State Circuits, IEEE Journal of* 42.6 (2007): 1271-1281.

7 谢词

在这次的大学生科技创新过程中,我们经历了许多坎坷和意想不到的问题,单靠我们小组是无法解决的。首先要感谢指导教师莫亭亭,她始终在我们迷茫的时候帮助我们,并且找一些相关的博士生来知道我们入门。其次我们要感谢实验室的博士们,在设计的时候由于不熟悉 cadence 的使用,许多问题都是向他们请教得到的结论。最后就是感谢实验室的徐丰学姐,我们是基于她毕设的 PA 来测试最后我们跟随器的效率的。

最后要感谢上海交通大学提供了这么好的一个平台鼓励我们本科生经行这样的科技创新,尽早 地进入实验室,并且提供了经济上的支持。谢谢所有在项目过程中对我们帮助过的许多人。